658.512.2 П 54 Поляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры [Text] / Поляков, А. К. - М. : СОЛОН-Пресс, 2003. - 313 с. : ил., табл. - (Системы проектирования). - Библиогр.: с. 305-306. - ISBN 5-98003-016-6 : 150-00 р.
Кл.слова (ненормированные): САПР -- цифровые системы -- цифровые устройства -- VHDL -- VERILOG -- HDL процессы -- HDL описания -- программы тестирующие -- мультиплексоры -- триггеры -- регистры -- шифроалгоритмы Экземпляры всего: 1 КХ (1) Свободны: КХ (1) |